Microsistem cu microprocesor Z80

?Enunţul proiectului :

Sa se proiecteze un microsistem cu urmatoarele resurse :
-unitate centrala cu miccroprocesor Z80
-8 KO memorie EPROM plasata de la adresa 4000h
-8 KO memorie SRAM suprapusa peste memoria EPROM
-8 KO memorie SRAM de la adresa 0000h
-128 KO memorie DRAM
-o interfaţa serie cu un echipament de tip DAF , realizata cu unul din circuitele specializate 8251 sau Z80-SIO
-o interfaţa serie prin intermediul careia se încarca programul monitor realizata cu unul din circuitele specializate 8251 sau Z80-SIO
-o interfaţa paralela cu o imprimanta realizata cu unul din circuitele specializate 8255 sau Z80-PIO
-un modul pentru facilitatea de pas cu pas
-un modul pentru facilitatea de breakpoint

Referat Microsistem cu microprocesor Z80
Proiectarea se va face la nivel de detaliu

La pornirea sistemului trebuie sa fie activata memoria fixa . În aceasta trebuie sa existe un program monitor, îl va transfera în memoria SRAM suprapusa peste EPROM , va dezactiva memoria EPROM şi va lansa în executie programul monitor .
Se va defini o zona de memorie protejata cu parola la citire / vizualizare / inserare .

Se va concepe şi programul monitor cu minim urmatoarele comenzi :
•vizualizarea conţinutului memoriei
•listarea conţinutului memoriei
•inserare de octeţi în memorie
•lansarea in execuţie a unui program inserat

Programele vor fi scrise în limbaj de asamblare şi vor fi însoţite de comentarii.

 

 

 

1. Partea hardware:

Circuitele folosite in cadrul acestui proiect sunt:
•bistabil D,JK;
•decodificator 74LS138;
•interfata serie 8251, interfata paralela 8255;
•convertor TTL<=>EIA;
•circuit contor/temporizator 8253;
•memorie DRAM 4164, SRAM 6264, EPROM 2764;
•multiplexor 74LS157;
•microprocesor Z80;
•porti logice;

Se va prezenta modalitatea de realizare a circuitelor generatoare de RESET si CLOCK, impreuna cu schemele aferente.

 

 

 

 

Pentru aceasta schema am folosit un cristal de cuart, pentru care am obtinut frecventa de functionare 4.9125MHz. Am obtinut aceasta frecventa deoarece interfata seriala pe care o vom folosi are o rata de transfer de 9600 bps, iar pentru a obtine aceasta rata trebuie sa calculam cea mai apropiata valoare intreaga care impartita la frecventa de tact a procesorului sa ne dea valoarea frecventei cuartului.
Figura 1.2 prezinta circuistica de generare a semnalui de RESET. Si la aceasta schema putem observa cateva probleme care au fost solutionate. De exemplu, durata semnalului de RESET este foarte mare in comparatie cu frecventa procesorului, intrucat comutatorul este actionat de om, adica este un eveniment extern. In tot acest timp trebui sa avem grija ca microprocesorul sa poata face improspatarea memoriei DRAM existente in sistem. De aceea am folosit poarta SI-NU

 

realizata ca Trigger-Schmidt, care limiteaza durata semnalului catre procesor oricat de mult ar fi apasat comutatorul.
A 2-a problema majora este legata de asincronismul semnalului /RESET fata de ciclurile masina ale procesorului. Astfel este posibil ca microprocesorul sa inceapa un ciclu de scriere la memorie in timpul caruia sa se activeze semnalul /RESET. Solutia consta in intoducerea unui semnal /M1, ceea ce inseamna ca initializarea va fi activata doar atunci cand microprocesorul doreste sa inceapa ciclul de aducere de cod instructiune, inainte de activarea semnalului MREQ care indica un access la memorie.
Memoria de care sistemul dispune este formata din memorie EPROM, SRAM si DRAM. Zonele de memorie ocupate de aceste circuite sunt:
•4000H - 5FFFH : 8 ko EPROM;
•4000H - 5FFFH : 8 ko SRAM (este memoria SRAM suprapusa peste EPROM);
•0000H - 1FFFH : 8 ko SRAM;
•8000H - FFFFH : 128 ko DRAM;
Harta memoriei va fi urmatoarea:

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0
0000000000000000
0001111111111111
0100000000000000
0101111111111111
1000000000000000
1111111111111111

Semnalele de selectie pentru diferitele circuite de memorie le-am obtinut cu ajutorul schemei din figura 1.3. Se observa ca in componenta semnalelor care se aplica la intrarile decodificatorului de adrese 74LS138 intra si semnalul /S:dev, care trebuie sa devieze procesorul dupa aplicarea lui RESET catre adresa 4000H. Aceasta problema rezida din faptul ca procesorul Z80 are proprietatea ca dupa initializare sa citeasca automat date de la adresa 0000H, unde trebuie obligatoriu sa existe memorie EPROM. Insa, prin enuntul proiectului, aceasta zona este ocupata de memorie SRAM, astfel incat este necesara aceasta deviere.